版权声明：本文内容由互联网用户自发贡献，该文观点仅代表作者本人。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如发现本站有涉嫌抄袭侵权/违法违规的内容， 请发送邮件至举报，一经查实，本站将立刻删除。
台积电5nm明年三月量产密度提升最多80
0
据产业消息，台积电将从2020年3月开始，大规模量产5nm工艺，届时芯片公司就可以开始用新工艺流片了。
很多人一直说摩尔定律已死，但是在7nm工艺量产后仅仅两年，5nm就要成真，真是有点不可思议。
7nm+ EUV节点之后，台积电5nm工艺将更深入地应用EUV极紫外光刻技术，综合表现全面提升，官方宣称相比第一代7nm EDV工艺可以带来最多80%的晶体管密度提升，15%左右的性能提升或者30%左右的功耗降低。
这些数据是来自台积电在ARM A72核心的结果，不同芯片表现肯定不一样，但无论性能还是功耗，必然都会比7nm时代有明显进步。
另外，台积电还准备了增强版的N5P 5nm工艺，优化前线和后线，可以继续提升7%的性能，或者降低15%的功耗。
台积电5nm工艺已经有多家客户，虽未官宣，但是苹果下代A系列、华为下代麒麟、AMD下代Zen4架构、高通下代骁龙旗舰，几乎都跑不了，据说“家里有矿”的比特大陆也会在未来AI芯片上应用5nm。
为了满足客户需求，台积电已经上调了计划中的5nm产能，而现在的7nm也是有些供不应求。
